modelsim 是 FPGA 和 Verilog VHDL 开发最常用的逻辑仿真软件，核心作用就是在下载到硬件板子之前，对编写好的 HDL 代码做功能仿真 浏览全文>>